JK触发器
JK触发器
JK触发器（JK flip-flop）是数字电路触发器中的一种基本电路单元，由JK触发器可以构成D触发器和T触发器。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全；在实际应用中，JK触发器不仅有很强的通用性，而且能灵活地转换其他类型的触发器。JK触发器的逻辑符号从特征可以知道JK触发器是功能最齐全的，具有置0、置1、保持和翻转四个功能，其特征方程为：JK触
目录
- 1逻辑符号
- 2主要功能
- 3产品分类
1逻辑符号
JK触发器的逻辑符号从特征可以知道JK触发器是功能齐全的，具有置0、置1、保持和翻转四个功能，其特征方程为：
JK触发器的特征表：
J K Qn
Qn+1
功能
0,0,00,0,101Qn+1=Qn保持0,1,00,1,100Qn+1=0置01,0,01,0,111Qn+1=1置11,1,01,1,110Qn+1翻转2主要功能
边沿型JK触发器的状态转移真值表、特征方程、状态转移图及激励表与主从JK触发器完全一致，只不过在画工作波形图时，不用考虑一次变化现象。
脉冲工作特性
该触发器无一次变化现象，输入信号可在CP 触发沿由1变0时刻前加入。由图7.6.1可知，该电路要求J、K信号先于CP 信号触发沿传输到G3、G4的输出端,为此它们的加入时间至少应比CP 的触发沿提前一级与非门的延迟时间。这段时间称为建立时间test。
输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的J、K信号变化,还要经一级与非门的延迟才能传输到G3和G4的输出端,在此之前，触发器已由G12、G13、G22、G23的输出状态和触发器原先的状态决定翻转。所以这种触发器要求输入信号的维持时间极短，从而具有很高的抗干扰能力，且因缩短tCPH 可提高工作速度。
从负跳变触发沿到触发器输出状态稳定，也需要一定的延迟时间tCPL。显然,该延迟时间应大于两级与或非门的延迟时间。即tCPL大于2.8tpd。
综上所述，对边沿JK 触发器归纳为以下几点：
1.边沿JK 触发器具有置位、复位、保持（记忆）和计数功能； 2.边沿JK 触发器属于脉冲触发方式，触发翻转只在时钟脉冲的负跳变沿发生； 3.由于接收输入信号的工作在CP下降沿前完成，在下降沿触发翻转，在下降沿后触发器被封锁，所以不存在一次变化的现象,抗干扰性能好，工作速度快。